PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05028762 A

(43) Date of publication of application: 05.02.93

(51) Int. CI

G11C 11/409 G11C 11/41

(21) Application number: 03186442

(22) Date of filing: 25.07.91

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

KURIYAMA MASAO ATSUMI SHIGERU TANAKA SUMIO

(54) SEMICONDUCTOR MEMORY


(57) Abstract:

PURPOSE: To suppress degradation or delay of memory access by connecting a dummy capacitance to the output side of plural local address transient detection circuits and/or the output side of a wave form shaping circuit.

CONSTITUTION: The plural local address transient detection circuits have pulse generation circuits 31, 32 generating a local address transient signal at an transient time of the respective corresponding address signal input. The signal of an output node B of the circuits 31, 32 is inputted in the wave form shaping circuit 4. Here a delay generation circuit 3d for dummy is used as a dummy capacitance of a batched connection output node B at least in one portion of m pieces of local ATD circuits. The circuit 3d consists of 2 pieces of NMOS transistors connected in series. Then parasistic capacities C1, C2 of the pulse generation circuit output node B in each of the ATD circuits or the variation of the next stage parasistic capacity can be suppessed. Thus the pulse width of the ATD pulse signal or the output is made constant and the delay or degradation is

suppressed.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-28762

(43)公開日 平成5年(1993)2月5日


| (51)Int.Cl. ⁵ G 1 1 C 11/40 11/41 | | 庁内整理番号 | F I | 技術表示箇所 | |
|--|-----------------|--------------------|---------|--------------------------------|--|
| | | 8320-5L 7323-5L | G 1 1 C | 11/ 34 3 5 3 F L | |
| | | | 5 | 審査請求 未請求 請求項の数 9(全 9 頁) | |
| (21)出顯番号 | 特願平3-186442 | | (71)出願人 | 000003078 株式会社東芝 | |
| (22)出願日 | 平成3年(1991)7月25日 | | | 神奈川県川崎市幸区堀川町72番地 | |
| | | • | (72)発明者 | 栗山 正男 神奈川県川崎市幸区小向東芝町1番地 株 | |
| | | | | 式会社東芝総合研究所内 | |
| | | | (72)発明者 | 渥美 滋 | |
| | | | | 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 | |
| | | | (72)発明者 | 田中 寿実夫 | |
| | | | | 神奈川県川崎市幸区小向東芝町1番地 株 | |
| | • | | | 式会社東芝総合研究所内 | |
| | | | (74)代理人 | 弁理士 鈴江 武彦 | |
| | | | | | |

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】複数のローカルATD回路それぞれにおけるパルス発生回路出力ノードの寄生容量や次段側配線容量のばらつきを抑制し、アドレス信号入力A1~Anのうちのどの遷移に対してもATDパルス信号のパルス幅や出力タイミングをほぼ一定化し、ビット線電位などのイコライズ期間をほぼ一定化し、メモリアクセスの遅延や劣化などを抑制し得る半導体記憶装置を提供する。

【構成】複数のローカルATD回路の各出力の論理和をとってATDパルス信号を生成してタイミング制御に利用する半導体記憶装置において、複数のローカルATD回路の少なくとも一部におけるローカルATDパルス信号生成用回路の出力側あるいはローカルATDパルス信号波形整形用回路の出力側に接続されたダミー容量を具備することを特徴とする。



【特許請求の範囲】

【請求項1】 アドレス信号入力A1~Anの相異なる一部にそれぞれ対応して設けられた複数のローカルアドレス遷移検知回路およびこれらのローカルアドレス遷移検知回路の各出力の論理和をとる論理和回路を有するアドレス遷移検知回路を具備する半導体記憶装置において、

前記複数のローカルアドレス遷移検知回路は、それぞれ対応するアドレス信号入力の遷移時にローカルアドレス遷移検知パルス信号を生成するパルス発生回路と、この 10パルス発生回路の出力ノードの信号が入力する波形整形回路とを具備し、さらに、上記複数のローカルアドレス遷移検知回路の少なくとも一部における前記パルス発生回路の出力側および/または波形整形回路の出力側に接続されたダミー容量とを具備することを特徴とする半導体記憶装置。

【請求項2】 請求項1記載の半導体記憶装置において、前記複数のローカルアドレス遷移検知回路における それぞれのパルス発生回路の数が同じであることを特徴 とする半導体記憶装置。

【請求項3】 請求項1記載の半導体記憶装置において、

前記パルス発生回路の出力側に接続されたダミー容量は、前記パルス発生回路の出力ノードと接地電位との間に同一サイズの2個の第1のNMOSトランジスタが直列に接続され、同じく、上記出力ノードと接地電位との間に同一サイズの2個の第2のNMOSトランジスタが直列に接続され、上記2個の第1のNMOSトランジスタの各ゲートが対応して"H"/"L"レベルに固定され、上記2個の第2のNMOSトランジスタの各ゲート 30が対応して"L"/"H"レベルに固定されていることを特徴とする半導体記憶装置。

【請求項4】 請求項1記載の半導体記憶装置において、

前記パルス発生回路の出力側に接続されたダミー容量は、前記アドレス信号入力用のパルス発生回路と同じ構成を有すると共にアドレス信号入力として"L"レベルあるいは"H"レベルに固定されたダミーアドレス信号が与えられていることを特徴とする半導体記憶装置。

【請求項5】 請求項3または4記載の半導体記憶装置 40 において、

前記ダミー用のパルス発生回路は、前記複数のローカル アドレス遷移検知回路それぞれにおけるパルス発生回路 の合計数が同じになるように付加されていることを特徴 とする半導体記憶装置。

【請求項6】 請求項1乃至5のいずれか1項に記載の 半導体記憶装置において、前記パルス発生回路の出力側 に接続されたダミー容量は、上記パルス発生回路の出力 側にゲートが接続され、そのソース・ドレインが電源電 位に接続されたPMOSトランジスタ、および/また は、そのドレイン・ソースが接地電位に接続されたNM OSトランジスタのゲート容量が用いられていることを 特徴とする半導体記憶装置。

【請求項7】 請求項1乃至6のいずれか1項に記載の 半導体記憶装置において、前記波形整形回路の出力側に 接続されたダミー容量は、上記波形整形回路の出力側に ゲートが接続され、そのソース・ドレインが電源電位に 接続されたPMOSトランジスタ、および/または、そ のドレイン・ソースが接地電位に接続されたNMOSト ランジスタのゲート容量が用いられていることを特徴と する半導体記憶装置。

【請求項8】 請求項1乃至6のいずれか1項に記載の 半導体記憶装置において、前記波形整形回路の出力側に 接続されているダミー容量は、ダミー配線が用いられて いることを特徴とする半導体記憶装置。

【請求項9】 請求項8記載の半導体記憶装置において、前記ダミー配線は、前記複数のローカルアドレス遷移検知回路それぞれの出力ノードと前記論理和回路の入力ノードとの間の配線長のうちの最も長い値と、上記ダ20 ミー用配線が接続される一部のローカルアドレス遷移検知回路の出力ノードと前記論理和回路の入力ノードとの間の配線長との差に相当する長さを有することを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に係り、特にアドレス信号入力の遷移を検知してビット線電位などを一定時間イコライズするためのパルス信号を生成するアドレス遷移検知回路を有する高速型の半導体記憶装置に関する。

[0002]

【従来の技術】図5は、高速型の半導体記憶装置で用いられている従来のアドレス遷移検知(Address Transiti on Detector; ATD)回路を示しており、それぞれアドレス信号入力A1~Anの相異なる一部にそれぞれ対応して設けられた複数(m個)のローカルATD回路11~1mと、このm個のローカルATD回路11~1mの各出力(ローカルATD信号)の論理和をとる論理和回路2(ここでは、ノアゲート21とインバータ回路22)とからなる。ここでは、3ビットのアドレス信号入力A1~A3がローカルATD回路11に入力し、2ビットのアドレス信号入力A4、A5がローカルATD回路12に入力し、2ビットのアドレス信号入力A(n-1)、AnがローカルATD回路1mに入力している例を示している。

【0003】図6は、上記ローカルATD回路11~1mのうちの1個(例えば12)を代表的に取り出して具体例を示しており、2ビットのアドレス信号入力A4、A5が対応して人力し、各出力ノードが一括接続された2個の遅延パルス発生回路31、32と、電源電位(V

cc) ノードと上記2個の遅延パルス発生回路31、32 の一括接続出力ノードBとの間にソース・ドレイン間が接続され、ゲートが接地電位(Vss)ノードに接続された負荷用のP(チャネル)MOSトランジスタTPと、上記一括接続出力ノードBに入力ノードが接続された波形整形回路(例えばインバータ回路)4とからなる。なお、C1は上記一括接続出力ノードBの寄生容量、C2は上記インバータ回路4の出力側の寄生容量(配線容量)である。

【0004】図5のATD回路の各ローカルATD回路 10 11~1 mでは上記遅延パルス発生回路31、32と同 様の構成の遅延パルス発生回路3iが用いられており、 その具体例を図7に示している。この遅延パルス発生回 路3iは、アドレス信号入力Ai (i=1~n) が入力 する奇数段のインバータ回路IV1~IV3からなる第 1の遅延回路DL1と、前記アドレス信号入力Aiが入 カするインバータ回路 I V 4 と、このインバータ回路 I V4の出力が入力する奇数段のインバータ回路 IV5~ IV7からなる第2の遅延回路DL2と、遅延パルス出 カノードDとVssノードとの間で互いに直列に接続され た2個の第1のN (チャネル) MOSトランジスタN1 1およびN12と、同じく上記遅延パルス出力ノードD とVssノードとの間で互いに直列に接続された2個の第 2のNMOSトランジスタN21およびN22とからな り、上記2個の第1のNMOSトランジスタN11およ びN12の各ゲートに対応して前記第1の遅延回路DL 1の出力信号およびアドレス信号入力Aiが入力し、上 記2個の第2のNMOSトランジスタN21およびN2 2の各ゲートに対応して前記第2の遅延回路DL2の出 カ信号およびインバータ回路IV4の出力信号が入力し 30 ている。

【0005】次に、図5乃至図7の回路の動作について 図8を参照して説明する。アドレス信号入力A1~An が静止状態の時には、図6のPMOSトランジスタTP により一括接続出力ノードBはVccレベルに充電されて おり、インバータ回路4の出力ノードは"L"レベルで あり、図5のm個のローカルATD回路11~1mの各 出力はそれぞれ"L"レベル、論理和回路2の出力は "L" レベルである。アドレス信号入力A1~Anのい ずれか1つ (例えばA4) が例えば "L" レベルから "H"レベルへ遷移すると、このアドレス信号入力A4 が入力する遅延パルス発生回路31では、一定時間(第 1の遅延回路DL1の遅延時間) だけ2個の第1のNM OSトランジスタN11およびN12がそれぞれオン状 態になる。これにより、遅延パルス出力ノードDが "L"レベル、インバータ回路4の出力(つまり、この 遅延パルス発生回路31を有するローカルATD回路1 2の出力)が"H"レベル(ローカルATDパルス信 号)になり、図5の論理和回路2の出力は一定時間だけ "H" レベル (ATDパルス信号) になる。また、上記 50

とは逆に、アドレス信号入力A4が"H"レベルから "L"レベルへ遷移すると、このアドレス信号入力A4 が入力する遅延パルス発生回路31では、一定時間(第 2の遅延回路DL2の遅延時間)だけ2個の第2のNM OSトランジスタN21およびN22がそれぞれオン状態になる。これにより、前記と同様に、遅延パルス出力 ノードDが"L"レベルになり、ローカルATD回路1 2から"H"レベルのローカルATDパルス信号が発生 し、"H"レベルのATDパルス信号が一定時間発生する

【0006】上記したATDパルス信号のパルス幅は、ローカルATD回路11~1mの一括接続出力ノードBを遅延パルス発生回路3i群のうちの少なくとも1個により"L"レベルにプルダウンしている時間t1と、この遅延パルス発生回路3iがプルダウンしなくなってからPMOSトランジスタTPにより一括接続出力ノードBを論理和回路2の"H"レベル入力に回復するのに要する時間t2との和で決まる。

【0007】ところで、前記ATDパルス信号は、ビット線電位などを一定時間イコライズしてメモリ動作を高速化するために用いられるものであり、アドレス信号入力A1~Anのどれが遷移しても同じタイミングで出力し、同じパルス幅で出力することが望まれる。

【0008】しかし、従来のATD回路は、メモリチップ上のパターンレイアウトの関係上、ローカルATD回路11~1mのアドレス信号入力ビット数が不揃いになっており、アドレス信号入力A1~Anのどれが遷移するかによってATDパルス信号のパルス幅や出力タイミングが不揃いになる。

【0009】次に、上記したようにATDパルス信号の 出力タイミングやパルス幅が不揃いになる理由について 詳述する。ローカルATD回路11~1mのアドレス信 号入力ビット数が不揃いになると、ローカルATD回路 11~1 mにおける遅延パルス発生回路3 i の数が不揃 いになる。この場合、個々の遅延パルス発生回路3iの 遅延パルス発生ノードDの寄生容量は同じであるので、 ローカルATD回路11~1mのそれぞれにおける一括 接続出力ノードBの寄生容量C1は、主に、遅延パルス 発生回路 3 i の数に比例する。ここで、個々の遅延パル 40 ス発生回路3 i の遅延パルス発生ノードDの寄生容量 は、遅延パルス発生ノードDとVssノードとの間に接続 されているNMOSトランジスタN11およびN12、 N21およびN22の寄生容量である。いま、アドレス 信号入力Aiが"L"レベルで静止している時には、図 9に示すように、2個の第1のNMOSトランジスタN 11およびN12の各ゲートに対応して "H" / "L" レベルが入力し、2個の第2のNMOSトランジスタN 21およびN22の各ゲートに対応して "L" / "H" レベルが入力し、個々のNMOSトランジスタのドレイ ンの寄生容量をCd、ソースの寄生容量をCsで表す

6

と、遅延パルス発生ノードDの寄生容量は、3・Cd+Csとなる。また、上記とは逆に、アドレス信号入力Aiが"H"レベルで静止している時には、2個の第1のNMOSトランジスタN11およびN12の各ゲートに対応して"L"/"H"レベルが入力し、2個の第2のNMOSトランジスタN21およびN22の各ゲートに対応して"H"/"L"レベルが入力し、やはり、遅延パルス発生ノードDの寄生容量は、3・Cd+Csとなる。上記ドレインの寄生容量Cd、ソースの寄生容量Csは、それぞれドレインと基板との接合容量、ソースと10基板との接合容量であり、かなり大きな値を有する。

【0010】従って、ローカルATD回路11~1mにおける遅延パルス発生回路3iの数が不揃いであると、ローカルATD回路11~1mそれぞれにおける一括接続出力ノードBの寄生容量C1は、1個当りの遅延パルス発生回路3iの寄生容量(3·Cd+Cs)と遅延パルス発生回路数との積で決まり、ローカルATD回路11~1mそれぞれにおける寄生容量C1の値は遅延パルス発生回路数の差と(3·Cd+Cs)との積に依存して大きくばらつく。

【0011】次に、ローカルATD回路11~1mにおける波形整形用のインバータ回路4の出力側(次段側)の寄生容量C2について考える。ローカルATD回路11~1mの各出力は図5に示すように論理和回路2により1つに纏められるので、ローカルATD回路11~1mの出力ノードと論理和回路2の入力ノードとの間の配線長は非常に長くなり易く、非常に大きな寄生容量C2が発生し易い。また、上記配線長は、ローカルATD回路11~1mそれぞれのレイアウト位置によって大きく異なるので、ローカルATD回路11~1mそれぞれの配線容量C2の値は大きくばらつく。

【0012】即ち、上記したようにローカルATD回路 11~1 mそれぞれにおける遅延パルス発生回路出力ノードBの寄生容量C1の大きなばらつきにより、前記したようにローカルATD回路11~1 mにおいてPMO SトランジスタTPにより遅延パルス発生回路出力ノードBを"H"レベルに回復するのに要する時間 t2 が大きくばらつき、ATDパルス信号のパルス幅に大きなばらつきが発生することになる。また、上記したようにローカルATD回路11~1 mそれぞれの次段側寄生容量 C2の大きなばらつきにより、ローカルATD回路11~1 mそれぞれの出力の立上り、立下りのタイミング、ひいては、ATDパルス信号の出力タイミングに大きなばらつきが発生する。

[0013]

【発明が解決しようとする課題】上記したように従来の 半導体記憶装置は、ローカルATD回路それぞれにおけ る遅延パルス発生回路出力ノードの寄生容量C1や次段 側寄生容量C2に大きなばらつきがあり、アドレス信号 入力A1~Anのどれが遷移するかによって、ATDパ 50 ルス信号のパルス幅や出力タイミングに大きなばらつきが発生し、これにより、ビット線電位などのイコライズ動作にばらつきが生じることになり、イコライズ動作が長すぎることによるメモリアクセスの遅延や、イコライズ動作の不足によるメモリアクセスの劣化などが起こるという問題が発生する。

【0014】本発明は上記の問題点を解決すべくなされたもので、複数のローカルATD回路それぞれにおける遅延パルス発生回路出力側の寄生容量C1や次段側の寄生容量C2のばらつきを抑制し、アドレス信号入力A1~Anのうちのどの遷移に対してもATDパルス信号のパルス幅や出力タイミングをほぼ一定化し、ビット線電位などのイコライズ期間をほぼ一定化し、メモリアクセスの遅延や劣化などを抑制し得る半導体記憶装置を提供することを目的とする。

[0015]

【課題を解決するための手段】本発明は、複数のローカルATD回路の各出力の論理和をとってATDパルス信号を生成し、内部回路のタイミング制御に利用する半導20 体記憶装置において、前記複数のローカルATD回路は、それぞれ対応するアドレス信号入力の遷移時にローカルATDパルス信号を生成するパルス発生回路と、このパルス発生回路の出力ノードの信号が入力する波形整形回路とを具備し、さらに、上記複数のローカルATD回路の少なくとも一部における前記パルス発生回路の出力側および/または波形整形回路の出力側に接続されたダミー容量とを具備することを特徴とする。

[0016]

【作用】複数のローカルATD回路の少なくとも一部におけるパルス発生回路の出力側および/または波形整形回路の出力側に接続されたダミー容量を具備することにより、それぞれにおけるパルス発生回路出力側の寄生容量C1のばらつきを小さくすることができ、アドレス信号入力A1~Anのうちのどの遷移に対してもATDパルス信号のパルス幅がほぼ一定化される。同様に、複数のローカルATD回路のそれぞれにおける波形整形回路出力側の寄生容量C2のばらつきを小さくすることができるので、アドレス信号入力A1~Anのうちのどの遷移に対してもATDパルス信号の出力タイミングがほぼ一定化される。従って、ビット線電位などのイコライズ期間をほぼ一定化し、メモリアクセスの遅延や劣化などを抑制することが可能になる。

[0017]

【実施例】以下、図面を参照して一本発明の実施例を説明する。

【0018】本発明の一実施例に係る高速型の半導体記憶装置は、図5に示したように、アドレス信号入力A1~Anの相異なる一部にそれぞれ対応して設けられたm個のローカルATD回路11~1mおよびこれらのローカルATD回路11~1mの各出力の論理和をとる論理

10

和回路2を有するATD回路を具備し、このATD回路 の出力信号によりビット線電位などのイコライズ期間が 制御されるようになっている。

【0019】そして、m個のローカルATD回路11~ 1 mのうちの少なくとも一部のローカルATD回路にお ける遅延パルス発生回路出力側あるいはインバータ回路 4の出力側にダミー容量が接続されている。この場合、 上記遅延パルス発生回路出力側に接続されるダミー容量 は、m個のローカルATD回路11~1mのそれぞれに おける前記寄生容量C1がほぼ同じになるように付加さ れている。同様に、前記インバータ回路4の出力側に接 続されるダミー容量は、m個のローカルATD回路11 ~1 mのそれぞれにおける次段側寄生容量C2がほぼ同 じになるように付加されている。

【0020】図1は、ATD回路におけるローカルAT D回路の1個、例えばアドレス信号入力A4、A5が入 力するローカルATD回路12を代表的に取り出して示 している。本例では、遅延パルス発生回路出力側に接続 されるダミー容量として、m個のATD回路11~1m におけるそれぞれの遅延パルス発生回路数が同じになる ように、ダミー用の遅延パルス発生回路3 d が付加され ている。この場合、アドレス信号入力数が最も多いロー カルATD回路にはダミー用の遅延パルス発生回路を付 加しなくてもよいが、付加する場合には、その数だけ余 分に他のローカルATD回路(アドレス信号入力数が少 ないローカルATD回路)にもダミー用の遅延パルス発 生回路を付加すればよい。

【0021】図1に示すローカルATD回路12は、図 6に示した従来のローカルATD回路12と比べて、m 個のローカルATD回路11~1mのうちでアドレス信 号入力数が最も多いローカルATD回路のアドレス信号 入力数 (例えば4) と自己のアドレス信号入力数の差

(本例では4-2=2個) に応じた数のダミー用の遅延 パルス発生回路3 d …が付加され、その出力ノードが前 記アドレス信号入力A4、A5が入力する遅延パルス発 生回路31、32の出力ノードと一括接続されている点 が異なり、その他は同じであるので図6中と同一符号を 付している。これにより、図1のローカルATD回路1 2における遅延パルス発生回路の合計数4は、アドレス 信号入力数が最も多いローカルATD回路の遅延パルス 発生回路数4と同じになっている。

【0022】また、図1に示すローカルATD回路12 におけるインバータ回路4の出力ノードには、m個のロ ーカルATD回路11~1mのそれぞれにおける次段側 寄生容量C2のうちの最も大きな値と自己の次段側寄生 容量C2との差にほぼ相当するダミー容量として、上記 インバータ回路4の出力ノードにゲートが接続され、そ のソース・ドレインがVcc電位に接続されたPMOSト ランジスタP2、および/または、ドレイン・ソースが Vss電位に接続されたNMOSトランジスタN2のゲー 50 を用いたが、これに限らず、図3に示すように、前記ア

ト容量が用いられている。

【0023】なお、上記A4、A5が入力するアドレス 信号入力用の遅延パルス発生回路31、32は、図7を 参照して前述したように構成されており、上記ダミー用 の遅延パルス発生回路3 d…はそれぞれ例えば図2に示 すように構成されている。即ち、図2において、前記出 カノードDとVss電位との間に同一サイズの2個の第1 のNMOSトランジスタN11およびN12が直列に接 続され、同じく、上記出力ノードDとVss電位との間に 同一サイズの2個の第2のNMOSトランジスタN21 およびN22が直列に接続され、第1のNMOSトラン ジスタN11およびN12の各ゲートが対応して "H" / "L"レベルに固定され、第2のNMOSトランジス タN21およびN22の各ゲートが対応して "L" / "H"レベルに固定されている。これにより、上記ダミ -用の遅延パルス発生回路3d…は、前記アドレス信号 入力用の遅延パルス発生回路3iの入力レベルの静止状 態における等価回路(例えば図9に示した回路)と同様 に、上記出力ノードDに前記したような3・Cd+Cs の寄生容量をそれぞれ有している。

8

【0024】上記実施例のATD回路におけるローカル ATD回路11~1mによれば、それぞれにおける遅延 パルス発生回路の合計数が同じにされ、それぞれにおけ る一括接続出力ノードBの寄生容量C1がほぼ同じにな っているので、アドレス信号入力A1~Anのうちのど の遷移に対してもATDパルス信号のパルス幅がほぼ一 定化される。また、ローカルATD回路11~1mのそ れぞれにおけるインバータ回路4の出力側寄生容量C2 がほぼ同じになっているので、アドレス信号入力A1~ Anのうちのどの遷移に対してもATDパルス信号の出 カタイミングがほぼ一定化される。従って、ビット線電 位などのイコライズ期間をほぼ一定化し、メモリアクセ スの遅延や劣化などを抑制することが可能になり、

【0025】なお、上記実施例では、ローカルATD回 路11~1mのそれぞれにおける寄生容量C1が同じに されているが、必ずしも同じでなくても、そのばらつき が小さくなるように(メモリのアクセスタイムの仕様か ら決まる許容範囲内、例えば10%に収まるように)形 成すればよい。同様に、それぞれにおける次段側寄生容 量C2も、必ずしも同じでなくても、そのばらつきが小 さくなるように(メモリのアクセスタイムの仕様から決 まる許容範囲内、例えば10%に収まるように)形成す ればよい。

【0026】また、上記実施例では、m個のローカルA TD知回路11~1mの少なくとも一部における一括接 続出力ノードBに接続されるダミー容量として、図2に 示したように、直列接続された2個の第1のNMOSト ランジスタと直列接続された2個の第2のNMOSトラ ンジスタとからなるダミー用の遅延パルス発生回路3 d ドレス信号入力用の遅延パルス発生回路3iと同じ構成(図7参照。)を有すると共にアドレス信号入力として"L"レベルあるいは"H"レベルに固定されたダミーアドレス信号が与えられるダミー用の遅延パルス発生回路3d…を用いるようにしてもよい。

9

【0027】また、前記一括接続出力ノードBに接続されるダミー容量として、前記ダミー用の遅延パルス発生回路3dに代えて、図4に示すように、図1中に示したMOSトランジスタP2あるいはN2のゲート容量と同様の構成を有するMOSトランジスタP1あるいはN1のゲート容量を用いるようにしてもよい。

【0028】また、上記実施例では、m個のローカルATD回路11~1mにおけるそれぞれの遅延パルス発生回路3iの数が同じでない場合を示したが、パターン・レイアウトを工夫してm個ののローカルATD回路11~1mにおけるそれぞれの遅延パルス発生回路3iの数を同じにすれば、前記したようなダミー用の遅延パルス発生回路3dを接続しなくても、それぞれの寄生容量C1が同じになる。

【0029】また、上記実施例では、m個のローカルA 20 TD回路11~1mの次段側寄生容量C2を同じにする (あるいは、そのばらつきを小さくする)手段として、 一部のローカルATD回路におけるインバータ回路4の 出力ノードにMOSトランジスタP2あるいはN2のゲ ート容量によるダミー容量を接続したが、図3に示した ように、ダミー配線DLによるダミー容量を接続するよ うにしてもよい。この場合、上記ダミー配線DLの一例 としては、前記m個のローカルATD回路11~1mそ れぞれの出力ノードと前記論理和回路2の入力ノードと の間の配線の長さのうちの最も大きい値Lmと、上記ダ ミー用配線DLが接続される一部のローカルATD回路 の出力ノードとATD回路の論理和回路2の入力ノード との間の配線長Liとの差(Lm-Li)との差にほぼ 相当する長さを有し、上記配線と同じ材質(例えばアル ミニウム配線)を有する配線で形成すればよい。

[0030]

【発明の効果】上述したように本発明によれば、複数の

ローカルATD回路それぞれにおけるパルス発生回路出力ノードの寄生容量や次段側寄生容量のばらつきを抑制し、アドレス信号入力A1~Anのうちのどの遷移に対してもATDパルス信号のパルス幅や出力タイミングをほぼ一定化し、ビット線電位などのイコライズ期間をほぼ一定化し、メモリアクセスの遅延や劣化などを抑制し得る半導体記憶装置を実現できる。

【図面の簡単な説明】

【図1】本発明の第1実施例に係る半導体記憶装置にお 10 けるATD回路のうちのローカルATDパルス発生回路 の1個を代表的に示す回路図。

【図2】図2中のダミー用の遅延パルス発生回路の1個を代表的に示す回路図。

【図3】本発明の第2実施例に係る半導体記憶装置におけるATD回路のうちのローカルATDパルス発生回路の1個を代表的に示す回路図。

【図4】本発明の第3実施例に係る半導体記憶装置におけるATD回路のうちのローカルATDパルス発生回路の1個を代表的に示す回路図。

20 【図5】ATD回路の一般的な構成を示す論理回路図。 【図6】図5中のローカルATDパルス発生回路の1個を代表的に示す回路図。

【図7】図6中の遅延パルス発生回路の1個を代表的に 示す回路図。


【図8】図5万至図7の回路の動作を示すタイミング波形図。


【図9】図7の遅延パルス発生回路の入力レベルの静止 状態における等価回路図。


【符号の説明】

11~1 m…ローカルATD回路、2…論理和回路、3 1、32、3i…アドレス信号入力用の遅延パルス発生 回路、3d…ダミー用の遅延パルス発生回路、4…波形 整形回路、C1、C2…寄生容量、DL…ダミー配線、 TP…負荷用のPMOSトランジスタ、P1、P2、N 1、N2、N11、N12、N21、N22…MOSト ランジスタ。


[図2] [図7] [図9]









【図1】




【図3】




【図8】



【図4】



【図5】



【図6】

